English / Japanese

コンピュータの論理設計とテスト/VLSI 設計自動化に関する研究

半導体技術の進歩は目覚ましく、西暦2015年には100億個のトランジスタが1チップに搭載されるシステムオンチップ(SoC)やネットワークオンチップ(NoC)が構築されようとしている.それを実現するためにはシステム設計技術やテスト技術におけるブレイクスルーが必須である.そのようなデザインクライシス・テストクライシスを解決するために,テスト容易性を考慮した高位レベルからRTレベル、ゲートレベルでの自動合成(高位合成,論理合成,テスト合成)技術に関する研究を行っている.具体的には,(1)システムオンチップの設計自動化技術(VLSI CAD),(2) システムオンチップのテスト方式/テストアーキテクチャ,(3)マイクロプロセッサのテスト,(4)ソフトウエアベース自己テスト,(5) テスト容易化設計/テスト合成,(6) 組込み自己テスト, (7)テスタビリティを考慮した高位合成/論理合成,(8)テスト生成アルゴリズム/故障シミュレーション,(9)低消費電力テスト, (10)並列処理によるCAD, (11)遺伝的アルゴリズム,ニューラルネット等のCADへの応用等.

コンピュータの高信頼化/耐故障設計に関する研究

コンピュータのように社会に広く浸透しているシステムの信頼性の問題は非常に重要である.正しく動作しないコンピュータの存在は,単にサービスの停止,中断にとどまらず,社会的にも大きな影響を与えることになる.信頼性が高く,故障に耐える(フォールトトレラント)コンピュータの設計に関する研究を行う.具体的には, (1)VLSIの高信頼化設計技術 (2)VLSIの組込み自己テスト方式 (3)高信頼化マルチコンピュータシステム (4)フォールトトレラントシステム等.

ハードウェア/ソフトウェア協調設計に関する研究

高位合成技術の進歩により,ハードウェアは高位言語で記述しさえすればハードウェアを短期間で自動的に合成することができるようになっている.これにより,これまでソフトウェアで実現していた機能の一部をハードウェアで実現することにより,システムの高速化等の性能アップが期待できる.また,これまでにハードウェアで実現していた機能の一部をソフトウェアで実現することにより,柔軟性の高いシステムを構築できる.ハードウェアとソフトウェアのバランスのとれた最適なシステムの設計(協調設計)に関する研究を行う.具体的には, (1)H/S協調設計のためのCAD (2)論理回路によるアルゴリズムの実現 (3)再構成可能なハードウェア(FPGA)の設計とテスト等.

並列アルゴリズムに関する研究

並列計算機の実現により,1台の計算機では多大な時間を要した複雑な計算を多数のプロセッサを用いて短時間で行うことへの期待や要求が高まっている.しかし,並列計算機を利用して高速に問題を解くには,従来の逐次アルゴリズムとは,まったく異なるアイデアに基づく並列アルゴリズムを必要とすることが多い.そこで,効率のよい並列アルゴリズムの開発に関する研究を行う.また,並列計算による高速化の限界を理論的に求めることにも取り組む.具体的には, (1)並列アルゴリズムの設計と解析 (2)並列計算量の理論 (3)並列アルゴリズムのための計算モデルの提案等.

分散アルゴリズムに関する研究

ネットワーク環境が整備され,ネットワーク接続された計算機上に分散したプロセスが協調して作業を行う分散型協調問題解法の重要性が高まっている.そこで,複数の自律的なプロセスが,メッセージや共有メモリを介して,互いに通信しながら協調して問題を解くための分散アルゴリズムに関する研究を行なう.具体的には, (1)分散アルゴリズムの設計と解析 (2)フォールトトレラント分散システム (3)移動計算機環境における分散アルゴリズム (4)自律移動ロボット群による分散型協調問題解法等.