English

プロセッサの命令レベル自己テスト

プロセッサの命令レベル自己テスト

プロセッサは、計算機の心臓部であるとともに、携帯機器、 家電などあらゆる電化製品に 組み込まれるコアとなるVLSI回路です。プロセッサの開発競争はとどまることを知らず、 ハイパフォーマンス化、低消費電力化などに関して進化し続けています。ディペンダブルシステム学講座では、プロセッサ専用のテスト手法として、 プロセッサの命令レベル自己テスト法 を提案しています。

プロセッサのテストには、テストプログラムを実行して動作確認を行う 機能テストと、 信号線、ゲートなどの回路素子一つ一つが正常に動作しているかを確認する 構造テスト とがあります。プロセッサの命令レベル自己テストは、テストプログラムを実行して 構造テストを行う手法で、機能テストと構造テストの長所 を併せ持つ高精度なテスト手法で、将来のテスト手法として期待されています。 本講座では、 命令レベル自己テストのためのテストプログラムの自動生成法を研究しています。

現在、構造テストのためのテストパタンには、ゲートレベル回路に対して 自動テストパタン生成(APTG)ツールを 利用するのが一般的です。ATPGは、規模の大きくない組合せ回路に対しては 質のよいテストパタンを高速に生成することができますが、プロセッサといった 大規模順序回路に対する性能はよいとは言えません。通常、多くのVLSI回路は ATPGで生成したテストパタンが利用できるように、スキャン設計などのテスト 容易化設計を適用しています。しかし、テスト容易化設計を行うことがプロセッサの パフォーマンスを低下させたり、従来のテスト容易化設計手法では データ転送のタイミングに関わる故障の検出精度が十分でないなどの問題が生じています。

本講座で提案するテストプログラム生成法では、 プロセッサを構成するモジュールごとに ATPGを利用した精度の高いテストパタンを利用し、 このテストパタンをモジュールに入力し、 そのテスト応答をプロセッサの外部まで伝搬するような 命令列をテストプログラムとして生成します。

プロセッサの命令レベル自己テスト法に関する研究では、 テストプログラム生成の完全自動化、故障検出率の向上、 テスト時間の削減など課題が山積みです。 また、将来は、プロセッサコアだけでなく、 プロセッサが組み込まれたチップ全体をプロセッサで テストできるような手法へと拡張を目指しています。